VLSI SPANNING TREE GENERATORS.

Yoshiyasu Takefuji, David Brunson

研究成果: Conference contribution

抄録

Authors propose parallel/pipelined and parallel/iterative spanning tree generators for directed and undirected graphs based on graph theory algorithms using adjacency matrices. A generator employing iterative logic circuits with high regularity suitable for VLSI implementation can be realized with O(n**2) gates where n is the number of nodes in a given graph. This generator can compute a spanning tree of an nXn adjacency matrix within O(n**2) gate delays. The organizations of spanning tree generators are discussed.

本文言語English
ホスト出版物のタイトルProceedings - IEEE Computer Society International Conference
出版社IEEE
ページ401-405
ページ数5
ISBN(印刷版)0818605464
出版ステータスPublished - 1984 12月 1
外部発表はい

出版物シリーズ

名前Proceedings - IEEE Computer Society International Conference

ASJC Scopus subject areas

  • 工学(全般)

フィンガープリント

「VLSI SPANNING TREE GENERATORS.」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル